Nhu cầu về tụ điện trên chip ngày càng cao hơn đối với các mạch tích hợp (IC) với các công nghệ đóng gói 3D, bởi vì các chip đói điện dung hơn đang được xếp chồng lên nhau trong một gói IC. Tuy nhiên, diện tích bề mặt lớn là cần thiết để thực hiện các tụ điện trên chip.

Để giải quyết vấn đề này, một phương pháp mới để nhúng tụ điện vào vias qua chất nền (TSV) đã được đề xuất. Thay vì đặt cạnh nhau, TSV và tụ điện hiện được hợp nhất vào cùng một rãnh để tận dụng sự tương đồng về cấu trúc của hai thành phần này. Theo cách này, phát minh này giúp tăng mật độ điện dung và do đó làm giảm đáng kể dấu chân của tụ điện trên chip